DIALOG(R) File 351: DERWENT WPI (c) 1998 Derwent Info Ltd. All rts. reserv.

007137162

WPI Acc No: 87-137159/198720 XRPX Acc No: N87-102784

Test circuit for EPROM with variable threshold - applies biassing voltage to word lines via transistors and sampling resulting drain current on individual bit lines via amplifier

Patent Assignee: MITSUBISHI DENKI KK (MITQ )

Inventor: ANDO N; KOHDA K; TOYAMA T

Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week
DE 3637682 A 19870514 DE 3637682 A 19861105 198720 B
US 4779272 A 19881018 US 86923238 A 19861027 198844
DE 3637682 C 19921029 DE 3637682 A 19861105 G11C-017/00 199244

Priority Applications (No Type Date): JP 85257096 A 19851113

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

DE 3637682 A 11 US 4779272 A 7

DE 3637682 C 8

Abstract (Basic): DE 3637682 A

A memory matrix consists of MOS transistor cells (Q11-Qm) whose gates are linked to form rows (WL1-WLn) and whose drains are joined to form columns (BL1-BLm). An additional transistor (Q1-Qn) is assigned to each row. During test a test enable signal of 5V is applied to the gates of these transistors, resulting in a bias voltage of 0.5-1.0 V being applied to the word lines (WL1-WLn).

The bit lines (BL1-BLm) are then strobed sequentially and the resulting drain current is amplified by a sampling amplifier (20). The gain of this amplifier is variable and may be adjusted according to the required test tolerance.

ADVANTAGE - Enables rapid checking of individual memory cells in their reset state without repeated programming and erasing.
5/5

Abstract (Equivalent): US 4779272 A

The semiconductor memory, comprises a number of variable-threshold nonvolatile semiconductor memory transistors arranged in rows and columns, each transistor comprising a source, a drain, and a gate. The gate is a floating gate injectable with electrons and dischargeable. Gates of all transistors in any of the rows are connected to a corresponding word line. Drains of all transistors in any of the columns are connected to a corresponding bit line. One of the word lines is selected by a row selection signal being at a first potential, the remaining word lines being non-selected by row selection signals being at a second potential.

A number of column selection transistors each have a source connected to a respective one of the bit lines and a gate connected to a respective one of a number of column selection lines carrying column selection signals. A row decoder and a column decoder receives address signals for selecting one of the memory transistors and providing respectively the row selection signals and column selection signals.

ADVANTAGE - Enables testing of each memory cell in erased state within short time without repetitive programming and erasure. (7pp) Title Terms: TEST; CIRCUIT; EPROM; VARIABLE; THRESHOLD; APPLY; BIAS; VOLTAGE; WORD; LINE; TRANSISTOR; SAMPLE; RESULT; DRAIN; CURRENT;

INDIVIDUAL; BIT; LINE; AMPLIFY
Index Terms/Additional Words: ELECTRIC; PROGRAM; ROM

Derwent Class: Ull; Ul3; Ul4

International Patent Class (Main): G11C-017/00

International Patent Class (Additional): G01R-031/28; G11C-029/00

File Segment: EPI

Manual Codes (EPI/S-X): U11-F01D2; U13-C07; U14-A03B7; U14-D03

**DEUTSCHLAND** 

BUNDESREPUBLIK @ Offenlegungsschrift

@ DE 3637682 A1

(5) Int. Cl. 4; G11 C 17/00 G 11 C 29/00



DEUTSCHES **PATENTAMT**  (7) Aktenzeichen:

P 36 37 682.5

Anmeldetag:

5.11.86

(4) Offenlegungstag:

14. 5.87

THE BRITISH LIBRARY

26 MAY 1987 SCIENCE REFERENCE AND INFORMATION SERVICE

3 Unionspriorität: 2 3 3

13.11.85 JP 257096/85

(7) Anmelder:

Mitsubishi Denki K.K., Tokio/Tokyo, JP

(A) Vertreter:

Eitle, W., Dipl.-Ing.; Hoffmann, K., Dipl.-Ing. Dr.rer.nat.; Lehn, W., Dipl.-Ing.; Füchsle, K., Dipl.-Ing.; Hansen, B., Dipl.-Chem. Dr.rer.nat.; Brauns, H., Dipl.-Cham. Dr.rer.nat.; Görg, K., Dipl.-Ing.; Kohlmann, K., Dipl.-Ing.; Kolb, H., Dipl.-Chem. Dr.rer.nat.; Ritter und Edler von Fischern, B., Dipl.-Ing., Pat.-Anw.; Natte, A., Rechtsanw., 8000 München

@ Erfinder:

Kohda, Kenji; Toyama, Tsuyoshi; Ando, Nobuski, Itami, Hyogo, JP

Prüfungsantrag gem. § 44 PatG ist gestellt

Prüffähiger, nicht-flüchtiger Halbleiterspelcher mit variablem Schwellenwert

Ein nicht-flüchtiger Speicher mit variablem Schwellenwert, bei welchem ein Potential, das zwischen einem Wählerpegel und einem nicht-wählenden Pegel abfällt, den Gattern zugeführt wird und bei welchem der erhaltene Drainstrom gemessen wird, um zu ermitteln, ob einer der Transistoren eine anormale Schwellenwertspannung aufweist.

## Patentansprüche

1. Halbleiterspeicher, gekennzelchnet durch eine Anzahl nicht-flüchtiger Halbleiterspeichertransistoren mit variablem Schwellenwert, die in Zeilen 5 und Spalten angeordnet sind, wobei jeder Speichertransistor einen Sourcebereich, einen Drainbereich und ein Gatter aufweist, das Gatter ein gleitendes Gatter ist, das mit Elektronen injizierbar und entladbar ist, die Gatter aller Transistoren in 10 jeder der Reihen mit einer zugeordneten Wortleitung (WL) verbunden sind, die Drainbereiche aller Transistoren in jeder der Spalten mit einer zugeordneten Bitleitung (BL) verbunden sind, eine der Wortleitungen durch ein Zeilenwählersignal mit ei- 15 nem ersten Potential ausgewählt wird, während die übrigen Wortleitungen durch auf einem zweiten Potential befindliche Zeilenwählersignale nicht-gewählt sind

eine Anzahl Spaltenwählertransistoren, wovon jeder einen Sourcebereich aufweist, der mit einer jeweiligen der Bitleitungen verbunden ist, und ein Gatter (1-m), das mit einer jeweiligen der Anzahl von Spaltenwählerleitungen verbunden ist, die Spaltenwählersignale  $(CS_1-CS_m)$  führen, einen Zeilendecoder (12) und einen Spaltendecoder (10), die Adressignale  $(A_p-A_q;A_0-A_{p-1})$  zur Auswahl eines der Anzahl der Speichertransistoren empfangen und jeweils die Zeilenwählersignale und Spaltenwählersignale  $(CS_1-CS_m)$  liefern, einen Abfragenerstähler (20), der einen den Deniahereichen eilen Spaltenwählersignale

Drainbereichen aller Spaltenwählertransistoren verbundenen Eingang aufweist und einen Abfrageausgang zum Lesen des ausgewählten der Speichertransistoren hat, und

eine Einrichtung (21;  $Q_1 - Q_2$ ) zur selektiven Zuführung eines dritten Potentials zu den Gattern aller Speichertransistoren in mindestens einer der Zeilen, wobei das dritte Potential zwischen dem ersten und dem zweiten Potential liegt.

 Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Zufuhreinrichtung selektiv das dritte Potential den Gattern aller Speichertransistoren in allen Zeilen zuführt.

3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass während des selektiven Betriebs der Zufuhreinrichtung die gleitenden Gatter aller Speichertransistoren injizierte Elektronen aufweisen und nicht entladen werden.

4. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass das dritte Potential um weniger
als eine normale Schwellenwertspannung der Speichertransistoren grösser als das zweite Potential
ist.

5. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass, falls das erste Potential gleich
(V<sub>1</sub>), das zweite Potential gleich (V<sub>2</sub>) und das dritte
Potential gleich (V<sub>3</sub>) ist, dann

$$V_3 = V_2 + A(V_1 - V_2)$$

wobei A im Bereich von 0,1 bis 0,2 liegt.

6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, dass die Zufuhreinrichtung selektiv das dritte Potential allen Gattern aller Speichertransistoren in allen Teilen zuführt.

 Verfahren zum Pr
üfen einer Anordnung von nicht-fl
üchtigen Halbleiterspeichertransistoren mit variablem Schwellenwert, die in Zeilen und Spalten angeordnet sind, wobei ein Drainbereich eines jeden Speichertransistors mit einer einer Zeile zugehörigen Bitleitung verbunden ist, ein gleitendes Gatter eines jeden Speichertransistors mit einer einer Spalte zugeordneten Wortleitung verbunden ist und durch ein auf einem ersten Potential befindliches Wählersignal auswählbar und durch ein auf einem zweiten Potential befindliches Wählersignal nicht-auswählbar ist, und das gleitende Gatter mit Elektronen injizierbar und entladbar ist, gekennzeichnet durch folgende Schritte:

Zuführung eines Prüfsignals mit einem dritten zwischen dem ersten und dem zweiten Potential liegenden Potential an mindestens eine der Wortleitungen und Abfragen eines Stroms in mindestens einer der Bitleitungen.

8. Prüfverfahren nach Anspruch 7, dadurch gekennzeichnet, dass beim Zuführen des Prüfsignals gleichzeitig das Prüfsignal allen Wortleitungen zugeführt wird.

9. Prüfverfahren nach Anspruch 7, gekennzeichnet durch das Injizieren von Elektronen in die gleitenden Gatter aller Speichertransistoren, wobei das Zuführen des Prüfsignals nach dem Injizieren und vor dem Entladen der gleitenden Gatter erfolgt.

10. Prüfverfahren nach Anspruch 7, dadurch gekennzeichnet, dass das dritte Potential um nicht mehr als eine Schwellenwertspannung der Speichertransistoren grösser als das zweite Potential ist.

11. Prüfverfahren nach Anspruch 7, dadurch gekennzeichnet, dass, falls das erste Potential gleich (V<sub>1</sub>), das zweite Potential gleich (V<sub>2</sub>) und das dritte Potential gleich (V<sub>3</sub>) ist, dann

$$V_3 = V_2 + A(V_1 - V_2)$$

wobei A im Bereich von 0,1 bis 0,2 liegt.

12. Prüfverfahren nach Anspruch 7, dadurch gekennzeichnet, dass ein erstes Lesesignal mit dem ersten Potential nur einer der Wortleitungen zugeführt wird, dass ein zweites Lesesignal mit dem zweiten Potential dem Gatter nur eines Wählertransistors zugeführt wird und dass ein Strom in allen Wählertransistoren abgefragt wird.

13. Prüfverfahren nach Anspruch 7, gekennzeichnet durch den Verfahrensschritt wonach die Anordnung der Transistoren als anormal beurteilt wird, falls der abgefragte Strom grösser als ein vorgegebener Pegel ist.

## Beschreibung

Die Erfindung betrifft einen Halbleiterspeicher und insbesondere einen Halbleiterspeicher, bei welchem Elektronen in gleitende Gatter injiziert und durch elektrische Einwirkung oder Bestrahlung mit ultravioletten Strahlen entladen werden. Die Gatter einer Anzahl derartiger, nicht-flüchtiger Halbleiter-Speichertransistoren mit variablem Schwellenwert werden miteinander in den Zeilen einer Matrix verbunden und die Drainbereiche der Transistoren werden miteinander in den Spalten der Matrix verbunden.

Es wird auf den Stand der Technik Bezug genommen. Fig. 1 zeigt ein elektrisches Schaltbild eines üblichen Halbleiterspeichers. Fig. 2 gibt die Kennlinie einer Speicherzelle an. Fig. 3 stellt die Kennlinie einer normalen Speicherzelle und einer Speicherzelle mit niedrigem Schweilenwert dar.

Der in Fig. 1 dargestellte Halbleiterspeicher ist ein löschbarer und elektrisch programmierbarer Festwertspeicher (der anschliessend häufig als EPROM bezeichnet wird), der aus Speicherzellen  $(Q_{11}-Q_{nm})$  der FA-MOS-Bauart besteht. Die Gatter der Speicherzellen  $(Q_{11}-Q_{am})$  sind miteinander längs der Zeilen einer Matrix verbunden. Wortleitungssignale (WL1-WLn) zur Auswahl der Zeilen werden an die Gatter aller Zellen einer Zeile zugeführt. Die Drainbereiche der Speicherzellen (Q11-Qmm) sind miteinander längs der Spalten der Matrix verbunden, so dass die Spalten als Bitleitungen (BL1-BLm) verwendet werden. Spaltenwählersignale  $(CS_1 - CS_m)$  zur Auswahl der Bitleitungen 15  $(BL_1 - BL_m)$  werden den Bitleitungen über Spaltenwählergatter (1 - m) zugeführt. Die Drainbereiche aller Spaltenwählergatter (1 - m) sind gemeinsam an einen Abfrageverstärker (20) angeschlossen.

Die Spaltenwählersignale (CS<sub>1</sub> - CS<sub>m</sub>) und die Wort- 20 leitungssignals (WL<sub>1</sub>--WL<sub>2</sub>) werden gemäss Fig. 2 durch einen Spaltendecoder (10) und eine Zeilendecoder (12) erzeugt, der Adressignale ( $A_0 - A_0$ ) erhält. Der Spaltendecoder (10) wählt eines der m-Spaltenwählersignale (CS<sub>1</sub> - CS<sub>10</sub>) für jede einzelne Kombination der p Adressignale  $(A_0 - A_{p-1})$  aus. In ähnlicher Weise wählt der Zeilendecoder (12) eines der n-Wortleitungssignale (WL<sub>1</sub>-WL<sub>2</sub>) für jede einzelne Kombination der (qp+1) Adressignale  $(A_p-A_q)$ . Somit wird für jedes Adressignal eine Spalte und eine Zeile ausgewählt.

Zum Lesen von im EPROM programmierten Daten wird die Wortleitung für die Speicherzelle an einer gewünschten Adresse ausgewählt und mit einer üblichen Speisespannung von 5 Volt versorgt, während alle übrigen Wortleitungen nicht ausgewählt und mit einem übli- 35 chen Massepotential von 0 Volt belegt werden. Ferner wird nur die Bitleitung für die Speicherzelle an der gewünschten Adresse durch das Spaltenwählersignal ausgewählt und mit dem Abfrageverstärker (20) verbun-

Flg. 3 gibt die Kennlinien (A) und (B) zwischen der Gatterspannung der Speicherzelle (die Spannung der Wortleitung) und dem Drainstrom der Speicherzelle an. Beträgt der Schwellenwertpegel der Speicherzelle im gelöschten Zustand von "1" etwa 1,5 Volt, so wird die 45 Kennlinie (A) erhalten. Ist der Schwellenwertpegel der Speicherzelle im programmierten Zustand von "0" etwa 6 bis 10 Volt, so wird die andere Kennlinie (B) erhalten. Ein Abfragestrom (/Abfrage) hat für den Abfrageverstärker (20) einen derartigen Pegel, dass der Drainstrom der so Speicherzelle  $(Q_{11} - Q_{sm})$  erfasst wird, um festzustellen, ob die Information in der Speicherzelle gleich "1" oder "0" ist. Wird die Wortleitungsspannung, die üblicherweise 5 Volt beträgt, dem Gatter der Speicherzelle löschten Zustand, der durch die Kennlinie (A) nach Fig. 3 angegeben ist, einen Drainstrom (IM), der grösser als der Abfragestrom (IAbfrage) ist, so dass die Information in der Speicherzelle als "1" angesehen wird. Ferner hat die Speicherzelle im programmierten Zustand, der 60 durch die Kennlinie (B) in Flg. 3 angegeben wird, einen vernachlässigbaren Drainstrom (IM), so dass die Information in der Speicherzelle als "0" angesehen wird.

Die Betriebsweise des EPROM wird anschliessend nter Bezugnahme auf Fig. 1 im einzelnen erläutert. 65 Wird die Adresse der Speicherzelle  $(Q_{11})$  ausgewählt, so wird das Wortleitungssignal (WL1) gewählt, die anderen Wortleitungssignale (WL2-WLn) werden nicht ge-

wählt, das Spaltenwählersignal (CSi) wird ausgewählt und die anderen Spaltenwählersignale (CS2-CSm) werden nicht gewählt. Infolgedessen wird die Bitleitung (BL<sub>1</sub>) ausgewählt und mit dem Abfrageverstärker (20) verbunden. Befindet sich die Speicherzelle (Q11) im gelöschten Zustand von "1", so hat die Speicherzelle die in Fig. 3 dargestellte Kennlinie (A) und da die Gatterspannung 5 Volt beträgt, überschreitet der Drainstrom (IM) den Abfragestrom (labrage). Aus diesem Grunde beurteilt der Abfrageverstärker (20) die Information in der Speicherzelle  $(Q_{11})$  als "1". Zu diesem Zeitpunkt sind, gleichgültig ob die anderen Speicherzellen  $(Q_1 - Q_{n1})$ auf der gleichen Bitleitung (BL) im gelöschten Zustand von "1" oder im programmierten Zustand von "0" sind, ihre Gatterspannungen gleich 0 Volt, so dass der Drainstrom (I<sub>M</sub>) nicht durch sie fliesst. Aus diesem Grunde wird das Lesen der Daten in der Speicherzelle (Q11) nicht durch die anderen Speicherzellen beeinflusst. Befindet sich die Speicherzelle  $(Q_{11})$  im programmierten Zustand von "0", so hat die Speicherzelle die in Fig. 3 dargestellte Kennlinie (B) und ihre Gatterspannung beträgt 5 Volt, so dass der Drainstrom ( $I_M$ ) nicht fliesst, da der Drainstrom kleiner als der Abfragestrom (IAbfrage) ist. Aus diesem Grunde interpretiert der Abfrageverstärker (20) die Information in der Speicherzelle ( $Q_{11}$ ) als "0". Dabei haben die anderen Speicherzellen auf der gleichen Bitleitung einen vernachlässigbaren Drainstrom (IM) und zwar aus den gleichen, vorausgehend beschriebenen Gründen, so dass die anderen Speicher-30 zellen das Lesen der Information in der Speicherzelle (Q11) nicht beeinträchtigen.

Jedoch haben in der Praxis die Speicherzellen  $(Q_{11}-Q_{nm})$  Unregelmässigkeiten. Obgleich die gewöhnliche Schwellenwertspannung der Speicherzelle im gelöschten Zustand etwa 1,5 Volt beträgt, sind die Schwellenwertspannung einiger Speicherzellen 1 bis 2 Volt höher oder niedriger als die übliche Schwellenwertspannung. Da der gelöschte Zustand der Speicherzelle mit einer höheren Schwellenwertspannung ihrem unvollständig programmierten Zustand entspricht, kann die Speicherzelle leicht als schadhafte Speicherzelle mittels eines "Löschtests" eliminiert werden. "Löschtest" bedeutet das Lesen der Speicherzelle im gelöschten Zustand unterhalb der Versorgungsspannung von 5 Volt. Im Gegensatz hierzu ist es schwierig, einen defekten Speicher durch Löschen zu eliminieren, falls die Speicherzelle eine niedrigere Schwellenwertspannung aufweist.

Das Lesen der Information in der Speicherzelle (Q11) wird anschliessend beschrieben. Es sei angenommen, dass die Speicherzeile (Q11) normal ist und sich im gelöschten Zustand von "1" befindet, dass aber die Speicherzelle  $(Q_{21})$  anormal ist und die Schwellenwertspannung der Speicherzelle ( $Q_{21}$ ) etwa -1.5 Volt beträgt. Es wird nun angenommen, dass die anderen Speicherzellen  $(Q_{11}-Q_{nm})$  zugeführt, so hat die Speicherzelle im ge- 55  $(Q_{31}-Q_{n1})$  normal und entweder im gelöschten Zustand von "1" oder im programmierten Zustand von "0" sind. Da die gelöschte Speicherzelle (Q1) ausgewählt wird. hat sie eine in Fig. 3 dargestellte Kennlinie (A), so dass, wenn ihre Gatterspannung 5 Volt wird, ihr Drainstrom (IM) den Abfragestrom (IAbfrage) überschreitet und der Abfrageverstärker (20) beurteilt die in der Speicherzelle (Q11) vorhandene information als "1". Hat zu diesem Zeitpunkt die nicht-ausgewählte Speicherzeile (Q1) eine in Fig. 4 dargestellte Kennlinie (C), so fliesst in der Speicherzelle (Q11) ein elektrischer Strom, der grösser als der Abfragestrom (IAbfrage) ist, selbst wenn ihr eine nicht-ausgewählte Wortleitungsspannung - 0 Volt zugeführt wird. Obgleich jener elektrische Strom sich zum

Drainstrom  $(I_M)$  vom Lesen der Information in der Speicherzelle  $(Q_{11})$  addiert, beeinträchtigt er nicht das Lesen der Information von "1" in der Speicherzelle  $(Q_{11})$ , da der Abfrageverstärker (20) die Information in der Speicherzelle  $(Q_{11})$  als "1" beurteilt, falls ein elektrischer Strom 5 fliesst, der grösser als oder gleich gross wie der Abfragestrom  $(I_{Abfrage})$  ist. Aus dem gleichen Grund wird das Lesen der gespeicherten Information von "1" aus der Speicherzelle  $(Q_{11})$  nicht beeinträchtigt, selbst wenn in jeder der anderen Speicherzellen  $(Q_{31}-Q_{a1})$  ein Drainstrom  $(I_{Abfrage})$  ist. der grösser als der Abfragestrom  $(I_{Abfrage})$  ist.

Es sei nun jedoch angenommen, dass die Speicherzelle (Q11) normal und im programmierten Zustand von "0" ist, und dass die Schwellenwertspannung der anderen 15 Speicherzelle  $(Q_{21})$  etwa -1.5 Volt beträgt. Da die Speicherzelle (Q1) ausgewählt ist, hat sie die in Fig. 4 dargestellte Kennlinie (B), so dass, wenn ihre Gatterspannung 5 Volt beträgt, ihr Drainstrom (IM) nicht fliesst. Jedoch hat die Speicherzelle (Q11) die Kennlinie (C), so dass ein 20 elektrischer Strom fliesst, der grösser als der Abfragestrom (/Abtrage) ist, selbst wenn die Gatterspannung 0 Volt beträgt. Infolgedessen beurteilt der Abfrageverstärker (26) den Drainstrom der Speicherzelle ( $Q_{21}$ ) als jenen der Speicherzelle (Q11), womit der Abfragever- 25 stärker die Information in der Speicherzelle  $(Q_{11})$  als "1" falsch beurteilt. Aus diesem Grund kann ein richtiges Lesen nicht erfolgen.

Jedoch kann eine Programmierung selbst in einer derartigen Speicherzelle des Verarmungstyps durchgeführt 30 werden. Aus diesem Grund ist, wenn sich die Speicherzelle (Q21) im programmierten Zustand befindet, ihre Schwellenwertspannung 6 Volt oder höher, so dass die Information der Speicherzelle (Q21) ebenfalls richtig gelesen werden kann, ohne die anderen Speicherzellen in 35 der gleichen Bitleitung zu beeinträchtigen. Selbst wenn sich die Speicherzelle (Q21) im gelöschten Zustand befindet, macht das Lesen der Information in der Speicherzelle (Q21) an sich keine Schwierigkeit, da der Drainstrom der Speicherzelle (Q21) nur grösser als jener einer 40 Speicherzelle im normalen gelöschten Zustand ist.

Soll eine anormale derartige Speicherzelle bei einer Oberprüfung eliminiert werden, so wurde üblicherweise das anschliessend beschriebene Verfahren verwendet. Bei diesem Verfahren werden alle Speicherzellen 45 (Q11-Qnm) zuerst in den gelöschten Zustand gebracht, die Programmierung erfolgt in nur eine der Speicherzellen auf den Bitleitungen (BLI-BLm) und die Information in der Speicherzelle im programmierten Zustand wird gelesen, so dass die übrigen Speicherzellen geprüft 50 werden können. Anschliessend wird die Programmierung in eine der anderen Speicherzellen auf den Bitleitungen ausgeführt, und die Information in der Speicherzelle im programmierten Zustand wird gelesen, so dass die der Programmierung unterzogenen Speicherzellen 55 und die Lösung überprüft werden können. Auf diese Weise können alle Speicherzellen überprüft werden. Obgleich die Speicherzellen durch zweifache Wiederholung der Programmierung und der Lösung geprüft werden können, ist der Wirkungsgrad der Überprüfung 60 nicht hoch, da es zeitlich aufwendig ist, die Programmierung und die Löschung zu wiederholen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Halbleiterspeicher zu schaffen, bei welchem auf dem Chip eine Vorrichtung vorgesehen ist, um jede 65 Speicherzelle im gelöschten Zustand innerhalb einer kurzen Zeitspanne ohne wiederholtes Programmieren und Löschen auf einfache Weise zu prüfen.

Bei dem erfindungsgemässen Halbleiterspeicher sind die Gatter der Anzahl nicht-flüchtiger Halbleiterspeichertransistoren mit veränderlicher Schwellenwertspannung, bei welchen Elektronen in gleitende Gatter injiziert und durch elektrische Einwirkung oder durch Bestrahlung mit UV-Licht entladen werden, miteinander in den Zeilen einer Matrix verbunden, und die Drainbereiche der Transistoren sind miteinander in den Spalten der Matrix verbunden. Der Halbleiterspeicher ist mit einem üblichen Lesemodus augestattet, bei welchem ein durch ein Adressignal ausgewählter Speichertransistor durch einen Zeilendecoder und einen Spaltendecoder gewählt wird, und die im Speichertransistor programmierte Information wird durch einen Abfrageverstärker gelesen. Der Halbleiterspeicher ist ferner mit einem Testmodus ausgestattet, bei welchem eine vorgegebene Spannung dem gleitenden Gatter eines Speichertransistors zugeführt wird. Die vorgegebene Spannung ist gleich gross wie oder höher als jene einer nichtgewählten Zeile im üblichen Lesemodus und kleiner als die normale Schwellenwertspannung des entladene Elektronen aufweisenden Speichertransistors. Mindestens eine Zeile wird durch den Zeilendecoder ausgewählt und mindestens eine Spalte wird durch den Spaltendecoder ausgewählt, so dass ein anormaler Speichertransistor mit einer Schwellenwertspannung, die kleiner ist als die normale Schwellenwertspannung eines Speichertransistors, der die Elektronen durch das gleitende Gatter entladen hat, gegenüber dem normalen Speichertransistor mittels eines Abfrageverstärkers unterschieden wird.

Die vorausgehend aufgeführte, erfindungsgemässe zugrundeliegende Aufgabenstellung wird somit durch einen Halbleiterspeicher gelöst, der gekennzeichnet ist durch eine Anzahl nicht-flüchtiger Halbleiterspeichertransistoren mit variablem Schwellenwert, die in Zeilen und Spalten angeordnet sind, wobei jeder Speichertransistor einen Sourcebereich, einen Drainbereich und ein Gatter aufweist, das Gatter ein gleitendes Gatter ist, das mit Elektronen injizierbar und entladbar ist, die Gatter alle Transistoren in jeder der Reihen mit einer zugeordneten Wortleitung verbunden sind, die Drainbereiche aller Transistoren in jeder der Spalten mit einer zugeordneten Bitleitung verbunden sind, eine der Wortleitungen durch ein Zeilenwählersignal mit einem ersten Potential ausgewählt wird, während die übrigen Wortleitungen durch auf einem zweiten Potential befindliche Zeilenwählersignale nicht-gewählt sind,

eine Anzahl Spaltenwählertransistoren, wovon jeder einen Sourcebereich aufweist, der mit einer jeweiligen der Bitleitungen verbunden ist, und ein Gatter, das mit einer jeweiligen der Anzahl von Spaltenwählerleitungen verbunden ist, die Spaltenwählersignale führen,

einen Zeilendecoder und einen Spaltendecoder, die Adressignale zur Auswahl eines der Anzahl der Speichertransistoren empfangen und jeweils die Zeilenwählersignale und Spaltenwählersignale liefern,

einen Abfrageverstärker, der einen mit den Drainbereichen aller Spaltenwählertransistoren verbundenen Eingang aufweist umd einen Abfrageausgang zum Lesen des ausgewählten der Speichertransistoren hat, und eine Einrichtung zur selektiven Zuführung eines dritten Potentials zu den Gattern aller Speichertransistoren in mindestens einer der Zeilen, wobei das dritte Potential zwischen dem ersten und den zweiten Potential liegt.

Die Erfindung wird anschliessend anhand der Zeichnungen erläutert; es zeigen:

Fig. 1 ein Schaltbild eines üblichen Halbleiterspei-

chers

Fig. 2 ein Blockschaltbild des Spalten- und Zeilendecoders für den Speicher nach Fig. 1;

Fig. 3 die Kennlinie einer normalen Speicherzelle;

Fig. 4 die Kennlinie einer normalen Speicherzelle und einer Speicherzelle mit niedriger Schwellenwertspannung; und

Fig. 5 ein Schaltbild einer erfindungsgemässen Ausführungsform.

Es wurd nunmehr auf die bevorzugten Ausführungs- 10 formen Bezug genommen.

Beim erfindungsgemässen Halbleiterspeicher werden zwecks Auswahl einer Speicherzelle mit einer niedrigen Schwellenwertspannung alle Wortleitungen gleicheitig durch eine vorgegebene Spannung ausgewählt, die höher als eine nicht-wählende Spannung und niedriger als eine Schwellenwertspannung von etwa 1,5 Volt ist, so dass in einer normalen Speicherzelle kein Drainstrom fliesst. Die Bitleitungen der Speicherzelle werden aufeinanderfolgend ausgewählt, so dass der Abfrageverstärker bestimmt, ob ein Drainstrom fliesst oder nicht, um dadurch die Speicherzelle mit niedriger Schwellenwertspannung zu erfassen.

Da die Schwellenwertspannung einer normalen Speicherzelle etwa 1,5 Volt beträgt, wird die Spannung einer zieden der Wortleitungen derart voreingestellt, dass der Drainstrom nicht in der normalen Speicherzelle fliesst oder zumindest der Drainstrom nicht grösser als der Abfragestrom (/Abfrage) ist, selbst wenn infolge fehlerhafter Schwellenwertspannungen ein Drainstrom fliesst. Infolgedessen beurteilt der Abfrageverstärker jede normale Speicherzelle, im Zustand von "0" zu sein, so dass die Bitleitung mit normalen Speicherzellen als normal angesehen wird.

Da ein Drainstrom in einer Bitleitung mit einer anoralen Speicherzelle fliesst und den Abfragestrom überschreitet, wird die anormale Speicherzelle im Zustand
von "1" angesehen, so dass die Bitleitung als anormal
beurteilt wird. Aus diesem Grund kann der Speicher mit
einer Speicherzelle mit niedriger Schwellenwertspannung leicht durch eine eingebaute, für den Speicher vorgesehene Schaltung geprüft werden, um ein Lesen
durchzuführen, während gleichzeitig eine, mehrere oder
alle Wortleitungen um eine nicht-wählende Spannung
gesetzt werden.

Fig. 5 zeigt eine Schaltung einer erfindungsgemässen Ausführungsform. Diese unterscheidet sich gegenüber der Schaltung nach Fig. 1 durch das Hinzufügen einer Vorspannungsschaltung (21), die dazu dient, eine Spannung um eine nicht-wählende Spannung zu erzeugen. 50 Ferner arbeiten die Transistoren  $(Q_1 - Q_a)$ , um die erzeugte Vorspannungsspannung allen Wortleitungen  $(WL_1 - WL_a)$  zuzuführen. Ein Test-Freigabesignal steuert die Transistoren  $(Q_1 - Q_a)$ .

Der Betrieb der erfindungsgemässen Schaltung wird anschliessend beschrieben. Beim gewöhnlichen Lesen hat das Prüf-Freigabesignal eine Spannung von 0 Volt und die Vorspannungsschalung (21) ist ausser Betrieb. Aus diesem Grund sind die Transistoren  $(Q_1-Q_n)$  abgeschaltet. Infolgedessen wird das übliche Lesen in be- 60 kannter Weise durchgeführt.

Wird das Prüf-Freigabesingal in einen aktiven Zustand von 5 Volt gebracht, so arbeitet die Vorspannungsschaltung (21) zur Erzeugung der vorgeschriebe-

Spannung. Die mit den Wortleitungen (WL<sub>1</sub> – WL<sub>n</sub>) 65 Jundenen Transistoren (Q<sub>1</sub> – Q<sub>2</sub>) werden eingeschaltet, so dass alle Wortleitungen an die durch die Vorspannungsschaltung (21) erzeugte Spannung (etwa 0,5 bis 1,0

Volt) gelegt werden. Die Bitleitungen  $(BL_1 - Bl_m)$  werden anschliessend aufeinanderfolgend ausgewählt, so dass das Lesen über einen Abfrageverstärker (20) erfolgt, da alle Speicherzellen sich im gelöschten Zustand befinden.

Es sei angenommen, dass die Bitleitung  $(BL_1)$  ausgewählt wird. Falls die Bitzellen  $(Q_{11}-Q_{11})$  alle normale Speicherzellen sind und somit ihre Schwellenwertspannungen etwa 1,5 Volt betragen, so haben die Speicherzellen eine Kennlinie (A) gemäss Flg. 4, so dass kein Drainstrom  $(I_M)$  fliesst, selbst wenn eine Gatterspannung von etwa 0,5 bis 1,0 Volt zugeführt wird. Infolgedessen beurteilt der Abfrageverstärker (20), da der Drainstrom  $(I_M)$  kleiner als ein Abfragestrom  $(I_{Abfrage})$  ist, die Speicherzellen im Zustand von "0" befindlich oder als normal.

Hat jedoch die Speicherzelle (Q<sub>11</sub>) eine in Fig. 4 dargestellte anormale Kennlinie (C) oder (D), ist also die Schwellenwertspannung der Speicherzelle negativ, so wird der Drainstrom in der Bitleitung (BL<sub>1</sub>) grösser als der Abfragestrom (I<sub>Abfrage</sub>) im Abfrageverstärker (20), da die Speicherzelle (Q<sub>11</sub>) eingeschaltet ist, so dass die Speicherzelle im Zustand von "1" befindlich oder als anormal beurteilt wird.

Selbst wenn die Schwellenwertspannung nicht negativ ist, so wird die gleiche Wirkung erzeugt, wenn eine Anzahl von Speicherzellen, deren Schwellenwertspannungen nicht höher als 0 bis 1,5 Volt sind, sich auf der gleichen Bitleitung befinden. Sind beispielsweise 1.024 Speicherzellen in der gleichen Bitleitung eines 512 KEPROMs miteinander verbunden, so dass ein ordnungsgemässes Lesen über die Bitleitung nicht durchgeführt werden kann, wenn die Summe der elektrischen Ströme von einigen bis zu einer grossen Anzahl von Speicherzellen grösser als der Abfragestrom (Abbrage) ist, selbst wenn der Strom einer jeden Speicherzelle klein ist.

Wird das Prüf-Freigabesignal aktiviert, um eine Prüfung mit einer Toleranz durchzuführen, so kann die Empfindlichkeit des Abfrageverstärkers (20) vergrössert werden. Dabei wird die Empfindlichkeit verändert, so dass die Unterscheidung zwischen "1" und "0" mittels eines Prüfstroms (/prw) anstelle des gewöhnlichen Abfragestroms (/Abfrage) durchgeführt wird, um zwischen "1" und "0" zu unterscheiden. Auf diese Weise kann eine genauere Prüfung erfolgen.

Ersindungsgemäss ist, wie vorausgehend beschrieben, eine Schaltung zum Durchführen des Lesens eingebaut, während gleichzeitig eine, mehrere oder alle Wortleitungen um eine nicht-wählende Spannung gesetzt werden, um einen Prüfmodus zu liesern, so dass ein Speicher, der eine Speicherzelle mit einer niedrigen Schwellenwertspannung hat, mühelos im gelöschten Zustand derselben geprüft werden kann, während ein gleich wirksamer Test des Standes der Technik eine zeitaufwendige Wiederholung des Programmierens und Löschens erfordert.





